CoWoS

又名 Chip on Wafer on Substrate · 台积电 CoWoS

CoWoS = Chip on Wafer on Substrate。两步

第二层 · 芯片系统先进封装

首次提出2011关键参与方台积电

算力全景 3DCoWoS-L 中介层 · LSI 硅桥拆开看 →

CoWoS（Chip on Wafer on Substrate）

台积电的 2.5D 先进封装技术。把 GPU / AI 芯片 die 和 HBM 内存 die 封装在同一硅中介层上。目前是 AI 芯片行业最大供给瓶颈。

是什么

CoW：多个芯片 die（GPU + HBM stacks）放到硅中介层（Si Interposer）上
oS：硅中介层再放到基板（Substrate）上

这种 2.5D 封装让 GPU 与 HBM 之间的距离极短，带宽极高，是 AI 芯片"系统级"性能的关键。

为什么是瓶颈

几乎所有先进 AI 芯片都用 CoWoSNVIDIA H100/B200、AMD MI300X、Google TPU、AWS Trainium 等
CoWoS 产能扩张慢设备特殊、人力密集、扩产周期 2-3 年
台积电主导Samsung / 中国厂商有替代方案但成熟度差距大
2025 仍处供不应求各家芯片公司"抢 CoWoS 产能"是 2024-2025 关键叙事

演进

CoWoS-S（标准型）— 当前量产主力
CoWoS-L（大型）— 支持更大中介层面积（Blackwell B200 用）
CoWoS-R（RDL）— 成本更低，间距更大

替代技术

SoIC（3D 封装，台积电新一代）
Intel Foveros / EMIB
Samsung X-Cube

研报数据

研报数据 · 11-07 更新 · 点数字看原文出处

研报里常一起提到的公司

台积电174 · NVIDIA130 · AMD70 · Broadcom63 · Google63 · 联发科57 · Intel50 · AWS43 · Meta41 · Microsoft40 · SK海力士28 · Marvell28 · 三星电子26 · 日月光投控25

数字 = 讨论它时同时写到这家公司的研报份数。

研报关注度 · 2026 年每月

1.71月

1.42月

1.73月

1.54月

1.35月

1.86月

2.07月

0.88月

0.89月

1.010月

实质讨论它的研报页数占当月全部研报页数的百分比。

各家给的市场规模（亿美元）

2026E

摩根士丹利

2027E

摩根士丹利

只收美元口径、指标名里直接写了它的数。

谁供货给谁

供应方		买方	产品	写到的机构
台积电	→	NVIDIA	CoWoS	19
台积电	→	AMD	CoWoS	13
台积电	→	Broadcom	CoWoS	9
台积电	→	Google	Foundry + CoWoS	8
日月光投控	→	AMD	Venice CPU CoWoS-like packaging	5
Amkor	→	NVIDIA	CoWoS	5
台积电	→	联发科	CoWoS	5
日月光投控	→	台积电	CoWoS oS production	4
Amkor	→	Broadcom	CoWoS	3
台积电	→	AWS	CoWoS	3

常和它一起出现的概念

HBM276 先进封装159 CPO131 ASIC101CoPoS101EMIB89TPU80 HBM73 SoIC70SolC67EMIB-T65ASIC60

数字是同页共现次数，中英文写法已合并。

近期动态

10-23

日月光加速布局类CoWoS产能。国金证券

10-22

计划在2028年底前将CoWoS-R晶圆产能增加超过300%。摩根士丹利

10-21

Nvidia与合作伙伴宣布扩大基板、CoWoS-R、美国及CPO供应链产能。高盛

10-15

5倍光罩CoWoS已投产且良率出色。野村

10-13

CFMEE 晶圆级直接成像光刻设备已向国内领先 OSAT 批量供货并通过 CoWoS-L 产线可靠性验证。野村

10-13

格芯与台积电达成20亿美元制造协议，将在美国生产CoWoS硅中介层。国元证券

10-12

增加产能至70–75k+ WPM。美银 · 摩根士丹利

10-12

TSMC 规划 Tainan AP8 的 CoWoS-L 设施。摩根大通

关键来源

核心逻辑芯片
详见先进封装

谁提到了它

120 处提及 · 按提及次数排序

味之素7 处

…日本食品巨头跨界半导体材料典范，ABF 载板树脂膜发明者、全球 ABF 90% 份额。2024 扩产周期 18 个月，是先进封装摘要中CoWoS产能释放的隐性约束（据先进封装）。任何 CoWoS / FC-BGA 高端封装都绕不开味之素。业务概览…

AMD2 处

…指标 2023 2024 2025 2026E 2027E 2028E 来源 : : : : : : 全球CoWoS需求份额（%） 6 11 9 9 20 — 摩根士丹利全球 CoWoS 需求（千片） 7 40 60 130 530 — 摩根士丹利…

ASMPT2 处

…ASMPT（0522.HK） ASMPT 是先进封装与电子组装设备平台商，凭热压键合（TCB）、锡膏印刷和光子组装设备卡在 HBM、CoWoS/CoW 与光互联制造的工艺设备环节。其设备同时服务于存储厂、封测厂和光模块厂商，是 AI 芯片从晶圆级封装到板卡贴装的关键设备供应商。…

Air Products2 处

…级 WF₆ / NF₃ — 用于先进逻辑/3D NAND 沉积+刻蚀清洗，AI 时代用量随层数翻倍 AI 时代角色 · AI 算力扩产 → 30+ 新晶圆厂建设 → 大宗气体 + 特气需求同步扩产 · HBM/CoWoS工艺 → TSV 刻蚀大量消耗 NF₃ / SF₆，APD 是 SK海力士 / 美光科技 HBM 产线主供之一 · 3D NAND > 200 层 → 沉积刻蚀循环数翻倍，特气吨级需求暴涨…

Amkor2 处

…Amkor 是美国上市的 OSAT 厂商，处于晶圆代工与 AI 芯片设计之间的先进封装环节，承接CoWoS/2.5D 等后端工序。公司在亚利桑那皮奥里亚规划 $70 亿先进封装园区，并与台积电签署十年合作协议，形成美国本土后端交付能力。…

Google2 处

…监管风险并未消退，欧盟 Android 反垄断罚款最终上诉失败，英国 CMA 又对通用搜索提出行为要求。相对 NVIDIA 的纯加速器供给，Google 的自研路线可减少对单一 GPU 供应的依赖，但也把CoWoS、HBM 和先进封装瓶颈内部化。五、跨层角色 Google 的主子行业是云计算与智算平台，但它同时自研芯片、运营模型工厂和开发者工具链，并把 AI 落到搜索、办公与企业服务。…

KLA2 处

…KLA 以缺陷检测和量测设备为核心，为逻辑晶圆厂与存储厂提供良率控制所需的工艺过程控制，串起先进逻辑、DRAM/HBM 和先进封装产线。其产品围绕 EUV、GAA、CoWoS、混合键合等新工艺演进，节点迁移和存储堆叠层数增加会提高检测与量测步骤数。公司主要收入来自半导体设备层，但竞争力同时依赖精密光学、算法积累与晶圆厂工艺验证。…

Lasertec2 处

…掩模检测与 actinic inspection，向先进制程客户提供检测设备。产品组合涉及 ACTIS 平台与 A200HiT 机型，高端机型构成后续设备增量。其需求与 GAA、HBM、hybrid bonding、CoWoS等先进制程和封装路线相关。一、主营业务与产品矩阵…

Marvell2 处

…指标 2023 2024 2025 2026 2027E 2028E 来源 : : : : : : MarvellCoWoS晶圆需求（千片） 1 18 15 17 64 — 摩根士丹利收入（亿美元） 59.2 55.1 57.7 82.0 115.2 167.6 国信证券…

NVIDIA2 处

…据中心营收 $512.15 亿（占总营收 89%+、同比 +66.4%） 2025Q3 爱建证券 2026-02 数据中心 AI GPU 市占率 80-90% 2025 行业共识 NVIDIA 全球CoWoS需求 425k → 780k → 1,222k wafers 2025 / 2026E / 2027E 大摩 2026-07 NVIDIA 占全球 CoWoS 份额 62% → 56% → 45% 20…

Xilinx2 处

…Versal 异构计算平台（AI 推理/加速）：Versal 将可编程逻辑结构与 AI Engine 组合为异构 SoC，用于 AI 推理和数据中心加速。其相关芯片对台积电 CoWoS产能的需求在 2024 至 2026E 为 10k wafer/年（摩根士丹利，2026-07-24）。 · 开发软件与工具链（生态）：软件层包括 Vivado 和 Vitis AI，用于硬件设计、AI 模型部署和应用适配…

创意电子2 处

…转投资的 ASIC 设计服务公司，卡在定制芯片从设计到量产的中间环节，凭台积电先进制程与先进封装协同承接云厂商定制硅需求。公司为 Google 等云厂商定制硅项目提供设计服务，并具备CoWoS、InFO 等封装设计流程和 HBM、GLink die-to-die 互连 IP。2025 年全年营收 NT$341.41 亿，同比增长 36.3%。…

广立微2 处

…广立微（301095.SZ）广立微是先进封装测试与良率分析配套厂商，卡在晶圆制造后段到先进封装测试之间，凭芯片良率分析软件、CoWoS电性测试系统和 HBM KGD 筛选方案形成软硬一体方案。公司在创业板上市（301095.SZ），客户覆盖长电科技、通富微电、长鑫存储，先进封装测试业务营收占比已从 10% 升至 25%。…

日月光投控2 处

…日月光投控（3711.TW）日月光投控是全球最大的半导体封测厂商，卡在晶圆制造之后的先进封装环节，以CoWoS、FoCoS、FOPLP、VIPack、SiP 等路线承接 AI 芯片系统级封装需求。公司服务一线美系大客户，并以封装、测试、标准封测三类业务形成从规模制造到高端封装的组合。…

AWS1 处

…S 微调 TCO 较 Nebius 高 43%、推理 TCO 高 112%，纯算力租赁和推理负载容易被更低成本的专用云分流。 4. 自研 ASIC 供应链与迭代风险 — Trainium3/Trainium4 依赖CoWoS、HBM 和先进封装产能分配，任何良率、交期或客户适配不及预期都会影响长协交付。七、近期动态（倒序） · 2026-06-11 基于 Graviton5 的 Amazon EC2 M9g 和 M9…

Chroma1 处

…TE 核心）：产品覆盖 FT/SLT 用 ATC 与 handler，以 SLT handler 为主，提供高温 150°C、常温 25°C、低温 -70°C 的三温测试能力；当前由 AI/HPC 芯片 SLT 放量驱动，下一代延伸到CoWoS/先进封装与 CPO 测试插入。2026F 半导体/光子收入占合并收入 38%，其中半导体约 70-80%、光子约 20-30%（野村，2026-07-24）。…

DuPont1 处

…AI 芯片 CMP step 从 28nm 的 ~10 次涨到 3nm 的 20+ 次 → pad 消耗翻倍 · HBM/CoWoSTSV+微凸点 CMP 大量消耗 pad · 3D NAND 200+ 层 — 介电 CMP 循环成倍 · 国产替代 — 鼎龙股份已突破 14nm 节点，杜邦在华份额从 95%+ 降到 80% 左右…

Microsoft1 处

…CPU 于 2025 年 11 月发布，Maia 系列 AI ASIC 面向 Azure 内部负载。摩根士丹利对 Maia 300 的 FY2027E 测算给出 5 万片CoWoS产能，说明自研芯片进入规模化规划阶段（摩根士丹利，2026-07-24）。二、产业链位置所属：云计算与智算平台…

Qualcomm1 处

…年 5 月高通手机 SoC 出货份额同比下降 8.9 个百分点，主要流向华为海思与苹果。 2. 数据中心路线验证未定 — AI250 采用 HBC Gen1 与 2D 有机基板，不使用 HBM/CoWoS主流方案，客户导入与供应链成熟度仍需验证。 3. 汽车与机器人强敌环伺 — 地平线机器人、Mobileye、NVIDIA 分别在座舱、ADAS/AV 与机器人平台竞争，高通份额仍小。…

华泰电子1 处

…台湾华泰电子（Powertech Technology Inc）— 封测厂商。被识别为 Intel EMIB-T → FOSBM 量产路线的核心受益供应商，提供测试 + 组装服务，相关 know-how 从CoWoS项目转移。关键数据 · EMIB-T 受益：Intel 计划 2027 年起将 EMIB-T 推到 FOSBM-class 量产…

台积电1 处

…台积电是全球先进逻辑制程与先进封装的绝对龙头，卡在 AI 算力供应链从芯片设计到可部署硬件的咽喉位置——所有主流 AI 训练与推理芯片必须经其前道制造与CoWoS后道集成方能出货。 7nm 及以下制程已占晶圆收入逾七成，N2 于 2026 年进入量产；CoWoS 产能 2025 至 2027 年从约 68 万片扩至约 200 万片（野村，2026-07-24），前十大客户占收入约 78%，形成…

联发科1 处

…云端 AI ASIC（第二曲线）：为 Google TPU 提供 ASIC 设计服务，TPUv8x 于 2025 年四季度完成流片。摩根士丹利预计其全球CoWoS需求份额由 2026E 的 3% 升至 2027E 的 7%（摩根士丹利，2026-07-24）。 · PC 与加速计算处理器：与英伟达合作开发 PC 处理器 RTX SPARK，首个合作项目 GB10 芯片…

芯启源1 处

…下游：长电科技 / 通富微电 / 甬矽电子 — 封测厂的封装方案需配合 Chiplet 设计 IP 下游：台积电CoWoS异构集成的"软件入口" 竞品：Arteris（NASDAQ:AIP） — 美国对标公司 Arteris 云脉芯联竞品：Synopsys / Cadence…

还有 18 家公司提到它

2.5D 封装5 处

…多颗 die 在水平面"侧并"，但通过中介层（硅或有机 RDL）实现远短于 PCB 走线的微米级互联： · 硅中介层 — 台积电CoWoS主流方案，互联密度最高 · RDL 中介层 — CoWoS-R / 长电科技 XDFOI / 三星电子 FOPLP，成本更低…

ABF5 处

…ABF（Ajinomoto Build-up Film）半导体先进封装基板膜。由日本味之素发明并主导，全球 90% 份额。2024 扩产周期 18 个月，是CoWoS产能释放的隐性约束（据先进封装）。是什么 ABF 是用于 CoWoS 等先进封装的高端基板薄膜材料，特点是介电常数低、信号传输损耗小、绝缘性能好。…

FOPLP5 处

…FOPLP（Fan-Out Panel Level Packaging）扇出型平板级封装 — 用方形基板替代圆形晶圆作为封装载体，把扇出工艺从晶圆级（FOWLP）放大到面板级，比CoWoS成本降低 30%，是 AI 芯片"低成本中介层"的关键替代路径（据先进封装）。…

SoIC5 处

…SoIC（System on Integrated Chips）台积电的 3D 先进封装技术，把多颗 die 垂直堆叠在一起。是CoWoS的下一代演进，将应用于下一代 AI 芯片（如 NVIDIA Rubin 等）。与 CoWoS 不同：CoWoS 是 2.5D（侧并），SoIC 是 3D（垂直叠）。…

Chiplet4 处

…传统芯片设计追求"单 die 越大越好"，但单 die 面积越大，良率越差、成本越高。Chiplet 方法学反其道而行：把大芯片拆解成多个功能模块（die / chiplet），每个 die 独立设计、独立流片，最后通过CoWoS等先进封装重新拼成一颗"系统芯片"。为什么关键 · 突破单 die 良率瓶颈 — 4 颗小 die 的总良率高于 1 颗等面积大 die…

CoWoS-L3 处

…CoWoS-L（CoWoS Large）CoWoS的大尺寸变种，组合 Local Si Interconnect（局部硅桥）+ RDL（再布线），把中介层有效面积从 CoWoS-S 的约 1,000 mm² 扩至 3,000 mm²+（3 倍），承载…

LPD VPD IVR3 处

…优点：走线 < 1mm；PDN 阻抗极小；瞬态压降近零；可逐核独立调压 · 缺点：芯片面积消耗大；散热困难；只能小功率（数十瓦至数百瓦每模块）；需先进封装支持（CoWoS/ InFO） · 代表产品：Intel FIVR、AMD Zen 4 集成 LDO、Apple M 系列、部分 ASIC（TPU / Maia 等）…

先进封装3 处

…1. 算力密度矛盾 — 制程红利衰减，单 die 提算力越来越贵 → 用 Chiplet + 先进封装把多个 die 拼成系统 2. 带宽墙矛盾 — GPU 与内存间的带宽成为决定性瓶颈 →CoWoS/ 2.5D 让 HBM 紧贴 GPU 3. 异构整合矛盾 — CPU/GPU/NPU/Memory/RF 需在同一封装内协同 → SiP / FOWLP /…

AMD MI300X2 处

…架构 CDNA 3（5nm + 6nm chiplet 混合）发布 2023-12 制程 TSMC 5nm + 6nm +CoWoS晶体管数 1,530 亿显存 192 GB HBM3（vs H100 的 80GB）…

AMD MI325X2 处

…架构 CDNA 3（与 MI300X 同代）发布 2024-10 制程 TSMC 5nm + 6nm +CoWoS显存 256 GB HBM3E（vs H200 的 141GB）显存带宽 6.0 TB/s…

Blackwell2 处

…通过引入 FP4 FP8 低精度数据类型把账面算力直接拔高一个量级 · 系统级竞争的代表作 — GB200 NVL72 不再是"卖一张卡"，而是"卖一柜算力"，把芯片+互联+内存+散热+软件打包销售 CoWoSL 大型中介层 — 支撑 B200 的双 die 设计，加重了台积电先进封装产能瓶颈 · 2024-2025 当代标配 — 超大规模云厂商 2025 年超 $3,800 亿 AI 基础设施支出绝大部分流向…

CMP2 处

…进制程必备：3nm 节点 CMP 工序 20+ 次，每多一个金属层就多一次 CMP 2. HBM 多层堆叠关键：每层 DRAM 晶圆减薄 + CMP 平坦化 + TSV 互连 3. 先进封装CoWoS必备：硅中介层 TSV 后 CMP、RDL 多层间 CMP 4. 后段铜互连：Cu / Co / Ru 等金属 CMP 是 BEOL 工艺核心 5. STI 浅沟槽隔离：前段最先一道 CMP，决定器件均匀性…

FOWLP2 处

…扇出型晶圆级封装 — 将 I/O 通过 RDL（再布线层）扇出到芯片外部区域，摆脱传统封装基板，厚度降 40%、成本降 15-20%。是消费级 AP / RF 芯片主流封装，也是 FOPLP /CoWoS等高端工艺的演化起点（据先进封装）。所属：先进封装是什么…

HBM2 处

…通过 3D 堆叠（TSV 通孔）多层 DRAM 芯片构建的高带宽、高容量内存。和 GPU/AI 芯片封装在一起（用CoWoS2.5D 封装），不是 PCB 上分立的内存条。为什么关键 1. 大模型推理是"内存带宽限制"，不是"算力限制" — 每生成一个 token 都要把所有参数读一遍…

NVIDIA B2002 处

…制程 TSMC 4NP（定制 4nm Performance）晶体管数 2,080 亿（双 die 通过 NV-HBI 互联，业界首款双 die GPU）封装CoWoSL（大尺寸 interposer） FP16 / BF16 算力 ~2.25 PFLOPS（稀疏 ~4.5 PFLOPS） FP8 算力 ~4.5 PFLOPS（稀疏 ~9 PFLOPS）…

NVIDIA H1002 处

…发布 2022-03（GTC 公布）/ 2022-09 量产制程 TSMC 4N（定制 4nm）晶体管数 800 亿封装CoWoSS FP16 / BF16 算力 ~989 TFLOPS（稀疏 ~1,979 TFLOPS） FP8 算力 ~1,979 TFLOPS（稀疏 ~3,958 TFLOPS）…

AMD MI3501 处

…维度数值架构 CDNA 4 发布 2025-H2 制程 TSMC 3nm +CoWoS显存 288 GB HBM3E 显存带宽 ~8 TB/s FP16 / BF16 路线图未细化 FP8 / FP6 / FP4 首次支持 FP4（对标 Blackwell）…

CVD1 处

…2. STI 浅沟槽填充：HDP-CVD 是 28nm 以下 STI 的关键 3. HBM/3D NAND 多层堆叠：每层介质均需 CVD 4.CoWoS硅中介层：TSV 内壁绝缘 CVD + ALD 组合 5. AI 芯片 BEOL：低 K 介质（SiOC、ULK）几乎全部依赖 PECVD…

GB200 NVL721 处

…80%+，整机厂仅获约 1% 价值分配（据 AI服务器整机），浪潮信息 2025 Q1 毛利率仅 3.45% 关键组件 · B200 GPU（双 die，CoWoSL 封装） · Grace CPU（72 核 Arm Neoverse V2） · NVLink 5.0 + NVSwitch — 把 72 卡变"一台机器"的底座…

GPU1 处

…与 ASIC / FPGA 的"通用 vs 专用"对照 — GPU 通用但能效次优，ASIC 专用且能效更高，FPGA 介于两者之间 · 系统级竞争核心组件 — 与 HBM / NVLink /CoWoS共同决定整机算力 · 超级周期受益者 — 2024 年全球 AI 加速芯片市场约 $1,160 亿，2026E $1,600-1,800 亿（据核心逻辑芯片）…

NVIDIA H2001 处

…2024 算力租赁市场 H200 与 H100 价差约 30% · 核心逻辑芯片 —— Hopper 系列产品矩阵分析关联上游：核心逻辑芯片CoWoSHBM3E 下游：云计算与智算平台 AI算力租赁·智算服务模型部署与优化竞品：AMD MI300X AMD MI325X…

Rubin1 处

…2026+ 量产 — 配合下一代 HBM4 内存（带宽 1.5+ TB/s、容量 192+ GB） · 3D 封装升级 — 预计从CoWoS2.5D 演进到 SoIC 3D · 系统级延续 — 配套 NVLink 下一代、Spectrum-X / Quantum-X 网络等…

国产替代1 处

…2. 软件生态 — CUDA 生态 20 年积累难以短期复制 3. HBM 自主 — 国产 HBM（长鑫存储等）仍在追赶 4.CoWoS等先进封装 — 也是瓶颈投资主题 · 寒武纪效应 — 高估值预期带动摩尔线程等同行 IPO · 国家队整合 — 中国电子/中国电科可能整合中小核心逻辑芯片 AI…

还有 18 个概念提到它

先进封装4 处

…先进封装通过多芯片异构集成 + 高密度互联 + 三维堆叠实现跨越式提升。当前是 AI 芯片性能的核心瓶颈环节。一句话定位 2.5D 封装（CoWoS/FOPLP）+ 3D 封装（TSV / 混合键合）+ 扇出型（FOWLP / InFO）+ 系统级（SiP）+ Chiplet 集成五大路线。…

核心逻辑芯片2 处

…4. 软件生态 — CUDA 生态（400 万+ 开发者）是 NVIDIA 最深护城河，ROCm/CANN 追赶中 5. 先进封装CoWoS/ SoIC 是单芯片面积突破关键，台积电 CoWoS 仍是产能瓶颈 6. 制程节点 — 顶级用台积电 4nm/3nm 向 2nm 演进；…

半导体设备与核心材料2 处

…下游：核心逻辑芯片 — GPU/CPU 制造下游：存储体系 — HBM/DRAM/NAND 制造下游：先进封装CoWoS/HBM TSV 刻蚀下游：EDA电子设计自动化 — TCAD 工艺仿真协同下游：FPGA — 台积电 7nm/5nm 代工…

晶圆代工2 处

…设备/材料之间独立且关键的一环：英伟达、AMD、博通只画图不建厂，图纸能变成多少颗芯片，取决于台积电、中芯、联电这些代工厂的先进制程与产能。AI 算力最硬的两个瓶颈CoWoS先进封装产能与 N3/N2 制程排产——都发生在这一层。这层解决什么芯片设计公司（英伟达/AMD/博通及云厂自研 ASIC）没有工厂，晶圆代工厂承接…

台积电 AP7 厂转向 CoWoS-L2 处

…台积电嘉义 AP7 厂从原规划 SoIC 改为 CoWoS-L 专用，新增 4 万片/月 CoWoS-L 产能。CoWoS产能优先级提升至与晶圆制造同等地位——AI 算力供应链的核心瓶颈已从晶圆转向封装（据先进封装）。…

华大九天收购芯和半导体1 处

…补齐短板 — 华大九天原本强于模拟设计 / 平板显示 EDA，弱于射频 + 高速 + 封装分析；芯和半导体正好补齐 2. 形成芯片 → 封装 → 系统全链条 — 与 Chiplet /CoWoS/ 2.5D-3D 先进封装设计趋势契合 3. 应对 AI 芯片设计需求 — AI / HPC 芯片极度依赖高速 SerDes 与封装级仿真…

蒋尚义3 处

…台积电 0.13μm 自主突破（2001） — 摆脱 IBM 技术依赖，奠定台积电独立工艺路线 · 力推先进封装 / Chiplet 路线 — 早在 2010s 倡导CoWoS/ Chiplet，10 年后成 AI 时代核心 · 中芯国际任内推进 14nm / 国产替代 · 武汉弘芯事件 — 项目最终暴雷，蒋尚义本人接受采访后悔…

魏哲家2 处

…8 年接班张忠谋，主导台积电 5nm / 3nm / 2nm 制程量产，把 TSMC 推上全球市值前十。一句话定位接 Morris Chang 班的"工艺派"CEO；主导 N3 / N2 /CoWoS决策的 AI 算力幕后掌权人。基本信息维度内容出生 1953 年，台湾教育国立交通大学电子工程学士 → Yale 电气工程博士…

算力等于营收：黄仁勋如何为 2160 亿美元的一年画句号1 处

…。这是向市场传递两个信号：（1）需求能见度非常好；（2）NVIDIA 正在锁定台积电 CoWoS等关键产能…

NVIDIA 链1 处

…上游：Micron — HBM3E 12-Hi 量产（北美三供之一）先进封装（第 2-05）上游：台积电 — 4nm/3nm 代工 +CoWoS封装。2025 2025-台积电AP7厂转向CoWoS-L 为 Blackwell/Rubin 备产能。上游：日月光 — 后端封测补充…

第二层芯片系统2 处

…/SSD SK海力士 / 三星 / 美光长江存储 / 长鑫存储 / 兆易创新先进封装先进封装CoWoS/SoIC/HBM 堆叠台积电 / 日月光通富微电 / 长电科技 PCB与覆铜板 PCB 与覆铜板 M7/M8…