AI产业链地图

FOWLP

又名 Fan-Out Wafer Level Packaging · 晶圆级扇出

扇出型晶圆级封装 — 将 I/O 通过 RDL(再布线层)扇出到芯片外部区域,摆脱传统封装基板,厚度降 40%、成本降 15-20%。是消费级 AP / RF 芯片主流封装,也是 FOPLP / CoWoS 等高端工艺的演化起点(据 先进封装)

首次提出2010s关键参与方台积电, 日月光投控, 甬矽电子

FOWLP(Fan-Out Wafer Level Packaging)

是什么

传统封装把 die 装入基板后,I/O 数量受基板尺寸约束。FOWLP 在晶圆上直接做 RDL,把信号扇出到 die 外的"扩展区域":

  1. 切割后把 die 重新嵌入塑封料(重构晶圆)
  2. 在重构晶圆上做 RDL 再布线
  3. 植球、切割成单颗封装

实现"无基板封装",厚度、成本与尺寸三方面同时优化。

代表方案

厂商 方案 应用
台积电 InFO(Integrated Fan-Out) Apple A 系列 AP、TSMC HPC 客户
日月光投控 FOCoS / VIPack 网络、HPC 芯片
甬矽电子 高密度 FOWLP 国产 AP / RF / AI ASIC
Amkor SWIFT / SLIM 智能手机 AP、消费 SoC

与传统 FC-BGA 对比

维度 传统 FC-BGA FOWLP
基板 ABF 有机基板 无基板(直接 RDL)
厚度 较厚 -40%
成本 中高 -15-20%
I/O 密度 中 高
良率风险 较低 中

演化路径

FOWLP → FOPLP(面板级)→ CoWoS-R(RDL 中介层)→ CoWoS-S/L(硅中介层)。核心驱动逻辑都是"用 RDL 替代部分基板/中介层功能,换取成本和尺寸优化"。

关键来源