AI产业链地图·知识库 CoWoS · 概念
🚧 网站建设中 更新 2026·06·17 → 产业链图谱
更新 2026·06·17
概念 技术 / 术语

CoWoS

Chip on Wafer on Substrate · 台积电 CoWoS

CoWoS = Chip on Wafer on Substrate。两步

CoWoS CONCEPT · 概念
首次提出
2011
关键参与方
台积电
反向引用
92 处 · 来自 41
归属 先进封装2.5DAI芯片瓶颈第二层

CoWoS(Chip on Wafer on Substrate)

台积电2.5D 先进封装技术。把 GPU / AI 芯片 die 和 HBM 内存 die 封装在同一硅中介层上。目前是 AI 芯片行业最大供给瓶颈

是什么

CoWoS = Chip on Wafer on Substrate。两步

  1. CoW:多个芯片 die(GPU + HBM stacks)放到硅中介层(Si Interposer)上
  2. oS:硅中介层再放到基板(Substrate)上

这种 2.5D 封装让 GPU 与 HBM 之间的距离极短,带宽极高,是 AI 芯片"系统级"性能的关键。

为什么是瓶颈

  • 几乎所有先进 AI 芯片都用 CoWoSNVIDIA H100/B200、AMD MI300X、Google TPU、AWS Trainium 等
  • CoWoS 产能扩张慢 — 设备特殊、人力密集、扩产周期 2-3 年
  • 台积电 主导 — Samsung / 中国厂商有替代方案但成熟度差距大
  • 2025 仍处供不应求 — 各家芯片公司"抢 CoWoS 产能"是 2024-2025 关键叙事

演进

  • CoWoS-S(标准型)— 当前量产主力
  • CoWoS-L(大型)— 支持更大中介层面积(Blackwell B200 用)
  • CoWoS-R(RDL)— 成本更低,间距更大

替代技术

  • SoIC(3D 封装,台积电 新一代)
  • Intel Foveros / EMIB
  • Samsung X-Cube

关键来源