AI产业链地图·知识库 CoWoS-L · 概念
🚧 网站建设中 更新 2026·06·17 → 产业链图谱
首页/概念/CoWoS-L
更新 2026·06·17
概念 技术 / 术语

CoWoS-L

CoWoS-L · CoWoS Large

传统 CoWoS-S 用一整片硅中介层承载所有 die,但 EUV 光刻面积上限(约 800 mm²,1.5× reticle 后约 2,500 mm²)成为瓶颈。CoWoS-L 创新点

CoWoS-L CONCEPT · 概念
首次提出
2022
关键参与方
台积电, NVIDIA
反向引用
11 处 · 来自 6
归属 先进封装2.5DCoWoSAI芯片瓶颈第二层

CoWoS-L(CoWoS Large)

CoWoS大尺寸变种,组合 Local Si Interconnect(局部硅桥)+ RDL(再布线),把中介层有效面积从 CoWoS-S 的约 1,000 mm² 扩至 3,000 mm²+(3 倍),承载 Blackwell B200 / GB200 双 die + 多 HBM 架构,是当前最先进的 2.5D 封装节点(据2-05)。

∈ belongs_to::2-05-先进封装

是什么

传统 CoWoS-S 用一整片硅中介层承载所有 die,但 EUV 光刻面积上限(约 800 mm²,1.5× reticle 后约 2,500 mm²)成为瓶颈。CoWoS-L 创新点

  • Local Si Interconnect — 用多块小硅桥(LSI)拼接,每块负责局部高速互联
  • RDL 兜底 — LSI 之间用 RDL 再布线层连接低速信号

实现 中介层有效面积扩至 3,000 mm² 以上据2-05),单封装可塞下 2 颗 GPU die + 8 颗 HBM stack 的"超大芯片"。

关键数据

维度 数据
中介层面积 3,000 mm²+(CoWoS-S 的 3 倍)
首发应用 NVIDIA Blackwell B200 / GB200(2024-2025)
单价 $2,000-2,500/片
量产时间 2024 起,2025-2026 放量
良率爬坡期毛利率 35-40%
成熟期毛利率 45-50%
产能(台积电 AP7 厂) 配合 SoIC 转产、CoWoS-L 专用线

数据综合 据2-05

战略意义

  1. Blackwell 量产的物理前提 — B200 是 2 颗 GPU die 拼接,缺 CoWoS-L 无法封装
  2. 台积电 护城河升维 — 工艺壁垒大幅提升,三星 / Intel 短期难以追赶
  3. ABF 基板配套升级 — 大尺寸封装对基板平整度、层数要求倍增
  4. 国产替代距离拉大 — 国内最先进 2.5D 方案中介层面积仍受光刻设备限制

与 CoWoS-S / CoWoS-R 的关系

节点 中介层 面积 应用
CoWoS-S 全硅中介层 < 2,500 mm² H100、MI300X
CoWoS-R RDL 中介层 中等,成本更低 中端 HPC
CoWoS-L LSI + RDL 3,000+ mm² Blackwell B200 / GB200

关键来源