Chiplet（芯粒 / 小芯片）
通过把一颗大芯片拆成多个较小 die、再用先进封装拼装回去的 芯片设计方法学。突破单 die 良率瓶颈和单 die 面积上限，是 AI 芯片走向更大算力 + 更高良率的关键路径，也是国产芯片受先进制程限制下的现实选择。
是什么
传统芯片设计追求"单 die 越大越好"，但单 die 面积越大，良率越差、成本越高。Chiplet 方法学反其道而行：把大芯片拆解成多个功能模块（die / chiplet），每个 die 独立设计、独立流片，最后通过 CoWoS 等先进封装重新拼成一颗"系统芯片"。
为什么关键
- 突破单 die 良率瓶颈 — 4 颗小 die 的总良率高于 1 颗等面积大 die
- AMD MI300X 代表作 — 多 die 集成 GPU + CPU + HBM 在同一封装
- Apple M Ultra — 两颗 M Max 通过桥接拼成"Ultra"，是消费级 Chiplet 代表
- 国产替代关键路径 — 中国厂商受出口管制，多采用 中芯国际 7nm（N+2）或 Chiplet 方案 用多颗较小 die 拼出大算力（据2-01）
- 设计灵活性 — 不同 die 可用不同制程（计算 die 用最先进工艺、IO die 用成熟工艺），优化总成本
与先进封装的关系
Chiplet 是 设计方法学，CoWoS / SoIC 等是 封装载体。两者配合：
代表玩家
- AMD — MI300X、EPYC 全家桶都用 Chiplet
- Intel — Meteor Lake、Foveros 封装下的 tiles
- 华为昇腾 — Ascend 系列在先进制程受限背景下广泛采用
- Apple — M Ultra
关联
- ∈ belongs_to::2-01-核心逻辑芯片
- ↑ up::CoWoS（封装载体）
- ↑ up::SoIC（3D 封装载体）
- 关联 国产替代 路径