AI产业链地图·知识库 UCIe · 概念
🚧 网站建设中 更新 2026·06·17 → 产业链图谱
更新 2026·06·17
概念 技术 / 术语

UCIe

Universal Chiplet Interconnect Express · UCIe 协议

UCIe 是 die-to-die 短距互联标准,用于在同一封装内部把多个 die(chiplet)连起来。本质是把传统 PCIe 那种"芯片对芯片"的接口,搬到"die 对 die"的尺度。

UCIe CONCEPT · 概念
首次提出
2022
关键参与方
Intel, AMD, 芯启源
反向引用
22 处 · 来自 12
归属 Chiplet互联协议开放标准第二层

UCIe(Universal Chiplet Interconnect Express)

通用 Chiplet 互联快速通道(开放标准)。是 Chiplet 异构集成的"软件层"。由 IntelAMD台积电三星电子NVIDIA 等 80+ 厂商组成的联盟推动(据2-05)。

是什么

UCIe 是 die-to-die 短距互联标准,用于在同一封装内部把多个 die(chiplet)连起来。本质是把传统 PCIe 那种"芯片对芯片"的接口,搬到"die 对 die"的尺度。

与其他互联协议的位置不同:

协议 尺度 典型用例
UCIe die-to-die(同一封装内) AMD MI300 多 die、Intel Meteor Lake
NVLink GPU-GPU(机柜内) NVIDIA DGX / GB200
Infinity Fabric 同上 AMD MI300X / Helios
CXL CPU-加速器-内存 内存池化
InfiniBand 机柜间 AI 集群

国内进展

  • 芯启源 提供 UCIe 协议 IP 核(红杉中国 / IDG 投资,估值 ~¥12 亿)
  • 对标美国 Arteris(NASDAQ:AIP)
  • 是中国 Chiplet 异构集成的关键 IP 卡位

战略意义

  • 多芯片设计成本降 30-40% —— UCIe 让 AI 芯片企业能把单颗大芯片拆分成"计算核心 + I/O 核心 + 存储控制器"多个 die 协同
  • 开放对抗封闭 —— UCIe 是开放标准,对抗 NVIDIA 私有 NVLink 生态
  • Chiplet 普及的关键基础设施

上下游关系

↑ up::2-08-芯片IP — IP 核授权 ↓ down::2-05-先进封装 — Chiplet 封装实施 ↓ down::2-01-核心逻辑芯片 — AI 芯片设计采用 ∈ belongs_to::2-05-先进封装

关键来源