AI产业链地图·知识库 FPGA · 概念

🚧 网站建设中更新 2026·08·05 登录 / 注册 → 产业链图谱

首页/概念/FPGA

第二层 · 更新 2026·08·05

概念技术 / 术语

FPGA

Field-Programmable Gate Array · 现场可编程门阵列 · 可编程门阵列

FPGA 是一种可现场重新编程的逻辑芯片

FPGA CONCEPT · 概念

首次提出: 1985
归属层: 第二层 · 芯片系统
关联子行业: FPGA
关键参与方: Xilinx, Altera, AMD, Intel
反向引用: 74 处 · 来自 45 页

主属

第二层 · 芯片系统 FPGA

主题

FPGA（Field-Programmable Gate Array，现场可编程门阵列）

可重编程硬件，介于 GPU 通用和 ASIC 专用之间。曾是 AI 推理早期加速的重要路径，但在当前 AI 算力格局中被 GPU 与 ASIC 双向挤压，在数据中心 AI 加速器市场份额较小（据核心逻辑芯片）。

是什么

可编程：硬件电路在出厂后可通过软件重新配置 — 这是与 ASIC 最大的差别（ASIC 流片后不可改）
低延迟：推理任务在确定性延迟场景中有优势
能效中等：优于 GPU、不及 ASIC

为什么关键（以及为什么逐渐被挤压）

维度	FPGA 的相对位置
vs GPU	能效更优、但通用计算性能差距大、生态远不如 CUDA 生态
vs ASIC	灵活可改、但单位算力成本高、量产经济性差
推理场景	早期推理加速曾被广泛尝试，现被 ASIC / 推理专用 GPU 替代

代表玩家

公司	状态	备注
Xilinx	已被 AMD 收购（2022）	FPGA 全球龙头，并入 AMD 后整合至自适应计算业务
Altera	已被 Intel 收购（2015）	全球第二，2024 年 Intel 宣布拆分独立运营

替代 / 竞争

所属子板块核心逻辑芯片

FPGA

本页 · 产业链位置

竞争对手

训练 / 大规模推理通用对手1

推理专用场景1

关键来源

核心逻辑芯片

正文双链：子行业公司概念

溯源谁引用了本页

反向引用 74

按引用量 ↓

… 国微思尔芯（S2C，未上市 · 科创板 IPO 已终止）提供FPGA原型验证（FPGA Prototyping）解决方案，是数字芯片验证重要环节，广泛用于 SoC 早期验证 + 软件开发。上市状态订正（2026-05-29，依据证监会行政处罚决定书）：思尔芯（S2C）未上 …

… 来源 2-07（主流券商研报内部研究）"创业板上市、市值 ~￥100 亿"系陈旧硬事实错误，已订正，旧叙述见文末折叠块。业务概览 · 核心定位：国内FPGA原型验证头部企业，对标 Synopsys HAPS、Cadence Protium · 应用场景：SoC 设计早期验证、硬件软件协同开发（HW/SW co-development）、复杂 IP 集成验证 …

… 上市状态未上市·科创板 IPO 2022-07 终止证监会行政处罚决定书 / 上交所 2022-07-27 终止审核核心产品FPGA原型验证平台 — 总部中国上海 — 行业地位国产 FPGA 原型验证头部据 EDA电子设计自动化 …

… 还有 1 处提及

查看原文 →

… 是 AMD / Xilinx Versal ACAP（Adaptive Compute Acceleration Platform）系列芯片中独立的硬核 AI 加速器模块，与FPGA可编程逻辑 PL 和 ARM CPU PS 并列存在，三者通过片上 NoC 网络互联。 AIE 由数十到数百个 VLIW（超长指令字）向量处理器单元组成阵列，每个单元支持 INT8 / INT16 / FP16 / Bf …

… HDL 编程，而是用 C / C++ 算子代码 + 数据流图（dataflow graph）描述，由 Vitis AI 工具链编译部署 — 学习曲线类似 GPU CUDA，区别于传统FPGA的 HDL 工作流。技术细节 · 微架构：每个 AIE tile 是 32-bit VLIW + SIMD 标量处理器 + 本地数据存储（16-32KB） …

… 23 — Versal AI Edge 系列发布，AIE 进入边缘 AI 市场 · 2024-2025 — Versal Gen 2（5nm）发布，AIE-ML 升级版面向大模型推理优化相关概念FPGAAI Engine 与 FPGA 逻辑共驻于 Versal SoC · Versal — AI Engine 宿主产品线 · Vitis AI — 配套 AI 模型部署工具链 …

查看原文 →

… ASIC vs FPGA 芯片设计的两种基本路径 — ASIC 一次流片定型、追求极致性能 / 成本 / 能效；FPGA现场可重编程、追求灵活性 / 时间窗口 — 二者在 AI 推理市场长期共存与互补。定义维度 ASIC（Application-Specific Integrated Circuit） …

… 现场可重编程、追求灵活性 / 时间窗口 — 二者在 AI 推理市场长期共存与互补。定义维度 ASIC（Application-Specific Integrated Circuit）FPGA（Field-Programmable Gate Array）中文专用集成电路现场可编程门阵列编程时机流片前（设计阶段一次性固化）流片后（用户随时重新配置） …

… 2020s — GPU + ASIC 双向挤压 FPGA 数据中心市场，FPGA 转向边缘 + 工业 + 军工 · 2024+ — eFPGA 兴起，"ASIC 内嵌 FPGA"成为第三条路线相关概念FPGA本页主体之一 · ASIC — 本页主体之一 · eFPGA — 折中方案 · GPU — 第三方力量，与 ASIC / FPGA 共争 AI 算力市场 …

查看原文 →

… DPU（Deep Learning Processing Unit，深度学习处理单元） Xilinx 推出的可配置 CNN 推理 IP 核 — 软硬协同路线代表，让FPGA用户像调用 NPU 一样部署量化模型，无需手写 HDL。消歧义本页指 Xilinx 的 Deep Learning Processing Unit（深度学习推理 IP）。 …

… DPU（Data Processing Unit，数据处理器）由 NVIDIA / Mellanox 主导，指数据中心智能网卡 SoC，两者完全不同。本页讨论FPGAAI 推理 IP。定义 DPU 是 Xilinx 推出的标准化 CNN 推理处理器 IP 核，作为 Vitis AI 工具链的核心硬件后端，部署在 Xilinx Zynq UltraScale+ MPS …

… 2022 — AMD 完成收购 Xilinx，DPU 整合进 AMD AI 战略 · 2023+ — Versal 平台逐步从 DPU 过渡到 AI Engine，DPU 在老平台延续相关概念FPGADPU IP 的宿主硬件 · Vitis AI — DPU 配套工具链 · AI Engine — Versal 平台上的 DPU 升级替代 …

查看原文 →

… FPSoC（FPGA + SoC，可编程片上系统）在同一颗芯片内集成 ARM/RISC-V CPU 硬核 +FPGA可编程逻辑的异构架构。"硬件 + 软件可编程"双重灵活性的典型代表，是边缘 AI 和工业控制的主流形态。定义 FPSoC（FPGA-based System on Chip）是把传统 SoC 的" …

… 一颗芯片内集成 ARM/RISC-V CPU 硬核 + FPGA 可编程逻辑的异构架构。"硬件 + 软件可编程"双重灵活性的典型代表，是边缘 AI 和工业控制的主流形态。定义 FPSoC（FPGAbased System on Chip）是把传统 SoC 的"CPU + 外设"基础上，加入大块可编程逻辑（PL）区域形成的异构芯片。它打破了"CPU 跑软件、FPGA 跑硬件加速"必须用两颗芯片实现的传统格局，让单芯 …

… 2022 — AMD 收购 Xilinx 后将 Adaptive SoC 纳入全栈异构计算战略 · 2024 — 国产安路科技飞龙系列量产，国产 FPSoC 进入主流市场相关概念FPGAFPSoC 的 PL 侧本体 · eFPGA — FPSoC 的"反向工程"：把 FPGA 作为 IP 嵌入 ASIC · AI Engine — Versal Adaptive SoC 中的 AI 加速阵列 …

查看原文 →

… HDL（Hardware Description Language，硬件描述语言）用文本代码"描述硬件电路"的编程语言FPGA与 ASIC 设计的底层通用语言，Verilog / VHDL / SystemVerilog 三大方言主导全球硬件设计 30+ 年。定义 …

… 言，工程师用 HDL 编写"硬件意图"（什么信号在什么时钟周期做什么操作），然后通过 EDA 工具的综合（synthesis）→ 布局布线（place & route）→ 比特流生成（bitstream）流程，最终烧录到FPGA或制造为 ASIC。与软件编程语言不同，HDL 描述的是并行执行的硬件，所有 always / process 块在物理上同时运转。这意味着 HDL 工程师需要思考时序、时钟域、亚稳态、扇出等硬件物理问题，学习曲线远陡 …

… 2010s — HLS（C/C++）开始与 HDL 并行使用 · 2020s — AI 辅助 HDL 生成工具兴起（如 GitHub Copilot for Verilog）相关概念FPGAHDL 主要面向的目标硬件之一 · HLS — HDL 的"高层次"替代方案 · Vivado / Quartus Prime — FPGA 综合工具 …

查看原文 →

… Sandra Rivera（原 Intel Data Center & AI 集团总经理）战略目的让 Altera 摆脱 Intel 整合束缚、独立融资、聚焦FPGA主业、为 IPO 铺路后续计划 2026 纳斯达克 IPO 事件经过 · 2015-12：Intel 以 $167 亿完成对 Altera 收 …

… 2015-12：Intel 以 $167 亿完成对 Altera 收购，试图打造"CPU +FPGA"异构服务器愿景 · 2016-2023：Altera 在 Intel 体内逐步边缘化，与 Xeon CPU 整合的"FPGA in Socket"项目商业化不及预期； …

查看原文 →

… 计划 2026 年内完成纳斯达克上市，估值 $130 亿（公开发行环节预期可能略有上调），2024 年营收 $20-25 亿，PS 5-6 倍 — 将成为全球唯一纯FPGA综合龙头上市公司。状态说明本事件截至 2026-05-26 处于"已确认 IPO 计划、未完成正式定价"阶段。具体定价、发行规模、上市日期可能根据市场窗口调整。 …

… 2026 上半年（截至当前）：路演 / 询价 / S-1 文件准备阶段 · 2026 下半年（预期）：正式定价、挂牌交易影响 / 评论对资本市场 · 全球首个纯FPGA综合龙头上市公司诞生（Lattice 是低功耗细分龙头，Altera 是工业 + 数据中心 + 国防综合龙头） …

查看原文 →

… AI Tensor Blocks Intel Altera Agilex 5 系列首创的 AI 加速 IP — 把 AI 矩阵运算单元直接嵌入FPGA逻辑阵列内部，作为"增强型 LUT"使用，定义"AI 原生 FPGA"路线。定义 AI Tensor Blocks 是 Intel Altera 在 2023-2024 年随 Agilex 5 系列 …

… 来源摘要 FPGA 沿用的 $130 亿系拆分早期内部估值口径，与最终成交价不同。$130 亿仅在描述 IPO 预期估值叙事处保留（属前瞻判断）。详见末尾「已废弃叙述」。相关概念FPGAAI Tensor Blocks 的宿主架构 · Agilex — Altera 当前旗舰 FPGA 产品线 · AI Engine — AMD 对应方案 …

查看原文 →

… 注意力机制）做硬件级优化的芯片，与 GPU 形成"通用 vs 专用"对照： · GPU 通用但能效次优 · ASIC 专用，能效比通常优于通用 GPU，但开发周期长、缺乏通用性 FPGA介于两者之间为什么关键 · 云厂商"去 NVIDIA 化" — 四大超大规模厂商全部自研 ASIC · 降本 30-50% — 相比采购 NVIDIA GPU …

… 所属：核心逻辑芯片竞品：GPU — 训练市场仍由 GPU 主导晶圆级芯片竞品：FPGA推理低延迟场景 …

查看原文 →

… 03-数据中心数据中心第四类处理器 — 把 CPU 上的网络 / 存储 / 安全 / 虚拟化等"基础设施任务"卸载到专用芯片上，释放 CPU 算力专注于业务逻辑。与 GPU / ASIC /FPGA共同形成"四类处理器"格局。是什么 DPU = 高性能网卡 + ARM CPU + 加速引擎 + 安全卸载，核心定位： · 网络加速（RDMA / RoCE / TCP 卸载） …

… 2. 云厂商已规模部署 — AWS Nitro、NVIDIA BlueField、Intel IPU、阿里云 CIPU 均已成为标配 3. 与 GPU / ASIC /FPGA形成"四类处理器"格局 — 各司其职、协同工作 4. 国产替代加速 — DPU 是少数中国能从协议到芯片完整突破的细分赛道主要玩家 …

查看原文 →

… AI 训练与推理的事实标准 — NVIDIA 在数据中心 AI GPU 市占率 80-90%，CUDA 生态 400 万+ 开发者构成最深护城河 · 与 ASIC /FPGA的"通用 vs 专用"对照 — GPU 通用但能效次优，ASIC 专用且能效更高，FPGA 介于两者之间 · 系统级竞争核心组件 — 与 HBM / NVLink / CoWoS 共同决定整机算力 …

… 所属：核心逻辑芯片竞品：ASIC — 云厂商自研 ASIC 是"去 NVIDIA 化"结构性趋势竞品：FPGA推理低延迟场景部分应用，被 GPU / ASIC 双向挤压竞品：晶圆级芯片 — Cerebras Systems 新架构差异化路线 …

查看原文 →

… HLS（High-Level Synthesis，高层次综合）用 C/C++ 描述算法，由 EDA 工具自动综合为可烧录到FPGA的比特流 — 降低 FPGA 开发门槛的关键技术，让软件工程师不写 HDL 也能用 FPGA。定义 HLS 是一种 EDA 技术，把用 C / C++ / SystemC 编写的高层算法描述（带 …

… 2020s — HLS 与 AI 工具链深度集成，Vitis AI / Intel oneAPI 把 HLS 隐藏在 AI 模型部署流程之下相关概念FPGAHLS 主要目标硬件 · HDL — HLS 的"低层次"对应物，HLS 综合后产出的就是 HDL 代码 · Vitis AI — 基于 HLS 的 AI 模型部署框架 …

查看原文 →

… AI服务器整机 AI 服务器整机厂，并用自有代工与封装服务外部芯片设计客户。制程路线图从 Intel 3 到 18A，再到 14A；封装路线以 EMIB-T 和玻璃基板强化 HBM4/4E 与 chiplet 集成。它还覆盖FPGA相邻业务，并因大规模资本开支成为半导体设备与核心材料的重要需求方。 …

… 小，且 NVIDIA 专用 CPU 与 Broadcom、Marvell ASIC 正在分流数据中心预算。五、兼营子行业 Intel 不只是核心逻辑芯片厂商，还以FPGA相邻业务、先进封装材料和大规模前端设备采购嵌入第二层多个环节。 · FPGA — 在核心逻辑芯片之外覆盖 FPGA 可编程逻辑器件业务，面向数据中心与网络加速场景。 …

查看原文 →

… Intel Altera 全球FPGA第二大玩家。2015 年被 Intel 以 $167 亿收购，2024 年 Silver Lake 入主拆分独立运营，2026 年纳斯达克 IPO 估值 $130 亿。 …

… 2015 年被 Intel 以 $167 亿收购，2024 年 Silver Lake 入主拆分独立运营，2026 年纳斯达克 IPO 估值 $130 亿。工业与国防细分领先。一句话定位异构FPGA"AI 原生集成"路线代表——Agilex 5 在硬件层内嵌 AI Tensor Blocks，绕开 AMD/Xilinx 的 Vitis AI 软件栈优势，在工业自动化、国防航天、5G 通信占据 35-4 …

查看原文 →

… LUT（Look-Up Table，查找表）FPGA最基础的可编程逻辑单元 — 用一个小型 SRAM 真值表来实现任意 n 输入布尔函数，是 FPGA "可编程"特性的物理载体。定义 LUT（Look-Up Table）是 FPGA 中实现组合逻辑的核心硬件原语。 …

… Tensor Blocks、AI Engine，把矩阵乘加从 LUT 阵列中"卸载"出来，让 LUT 专注于控制逻辑和接口适配 — 这也是"AI 原生 FPGA"区别于传统 FPGA 的关键技术分水岭。相关概念FPGALUT 的宿主架构 · CLB — LUT + FF + 互连构成的更高层级单元 · HDL — Verilog/VHDL 综合后映射到 LUT …

查看原文 →

… a 从 Intel 拆分、引入 Silver Lake、筹划 2026 年 $130 亿纳斯达克 IPO。一句话定位把 Intel Altera 从 Intel 内部边缘部门重塑为"独立 AIFPGA纯玩家"的核心操盘手。是 2026 年半导体 IPO 风向标人物。具备 Intel 内部产品线管理 + 资本市场叙事双重经验。关键履历 …

… 2026-Altera纳斯达克IPO — 操盘 2026 年 IPO 战略叙事 Rivera 在公开场合强调三条 Altera 叙事： 1. AI 原生FPGA路线：Agilex 5 内嵌 AI Tensor Blocks，绕开 AMD/Xilinx 软件栈优势 2. 工业与国防长生命周期客户：现金流可预测，对冲数据中心周期性 …

查看原文 →

… SmartNIC（智能网卡）服务器与网络之间的可编程加速层 — 把传统 NIC（仅做数据收发）升级为带 CPU/FPGA/ASIC 的可编程网卡，承担 OVS、防火墙、加密、压缩、TLS、RDMA 等基础设施任务。与 DPU 概念边界模糊，业界通常把"完整带 ARM 通用核 + 加速引擎"的更复杂形态称为 DPU，把"加速器主导"的简版称为 …

… 通用 CPU 弱（少量 ARM 核或无）强（8-16 核 ARM N1/N2）编程模型 P4 / eBPF /FPGA通用 Linux + 加速引擎主要场景卸载固定功能卸载 + 隔离 + 安全代表产品 Intel IPU E2000、Marvell LiquidIO NVIDIA …

查看原文 →

… Xilinx Xilinx 是FPGA与自适应计算芯片供应商，位于 AI 产业链芯片系统层，以可编程逻辑、异构 SoC 和开发工具链服务数据中心、通信与边缘 AI 推理。 …

… 公司自 2022 年起纳入 AMD 体系；在数据中心 AI 加速市场，Xilinx 2022 年份额为 4%。一句话看懂 Xilinx 以FPGA和 Adaptive SoC 为核心，向数据中心、通信和边缘 AI 推理提供可编程芯片系统。其产品形态从 FPGA 扩展到 RFSoC、Adaptive SoC，并进一步形成集成 …

查看原文 →

… eFPGA（embedded FPGA，嵌入式 FPGA）把FPGA可编程逻辑做成可授权的 IP 核，由 ASIC 厂商集成到自己的芯片里 — "FPGA 即 IP"模式，让任何 ASIC 拥有局部可重构能力。 …

… 、Microsoft Azure、Intel 等公开采用 eFPGA 集成 · 2024+ — 随 Chiplet 标准 UCIe 成熟，eFPGA chiplet 化成为新趋势相关概念FPGAeFPGA 的"母体"形态 · FPSoC — 反向场景：把 CPU 集成进 FPGA 主芯片 · Chiplet — eFPGA 未来主要集成形态 …

查看原文 →

… 京微齐力通信FPGA隐形冠军，2017 年 6 月成立（承接前身"京微雅格"全部专利与技术授权，详见下文沿革），创始人王海力清华大学计算机系 EDA 博士背景，JM5000/JME7000 系列深入华为 / 中兴通讯通 …

… 博士背景，JM5000/JME7000 系列深入华为 / 中兴通讯通信设备供应链。年营收￥3-5 亿，毛利率 50%，2027+ 北交所 IPO 预期。一句话定位中国通信领域专用FPGA厂商，与安路科技 / 紫光同创等综合性厂商相比，京微齐力专注通信基站、传输设备的中高端 FPGA，是国内通信设备国产化供应链的关键环节。 …

查看原文 →

… 把第一层的电力转换为可被第三层基础设施调度的算力单元。一句话定位 12 个子行业从上游（设备 / 材料 / EDA / IP）到中游（GPU/CPU/FPGA/存储/封装/PCB/供电）到出口（服务器整机 / 网络设备）的完整闭环。国际寡头垄断 + 中国国产替代两条主线贯穿全层。 …

… /接口 IP ARM / Synopsys / Cadence 芯原 / 平头哥 / 沁恒微 FPGAFPGA可编程逻辑 / AI 推理加速 AMD/Xilinx / Intel Altera 安路 / 复旦微 / 紫光国微 …

查看原文 →

… AI 算力的核心引擎，为上层模型训练和推理提供计算能力，是整个 AI 产业链价值密度最高的环节。一句话定位通用 GPU + 定制 ASIC + 晶圆级/新架构芯片 +FPGA加速器 — 数据中心级 AI 训练与推理芯片的总称。本子行业 2024 年全球市场约 $1,160 亿，2026E $1,600-1,800 亿，CAGR 25-30%。 …

查看原文 →

… 广立微 ★★★★（良率 + 硅光子 PDA，市值 ~￥200 亿、2025 Q3 净利 +380%） · 国微思尔芯（FPGA原型验证）拟 IPO（科创板） · 合见工软 ★★★★★（数字验证、$10 亿独角兽、2026 Q2-Q3 IPO） · 芯耀辉 ★★★★（IP+EDA 双轮，2026 Q3-Q4 IPO） …

查看原文 →

… ter Solutions Group，Elba（DSC2） DPU 继续迭代至 200G，主打公有云、电信、企业级安全网关市场。战略意义 1. AMD 补全 CPU + GPU +FPGADPU 四件套：与 EPYC（CPU）、Instinct（GPU）、Xilinx（FPGA）形成完整数据中心组合 …

查看原文 →

… 2022-AMD 收购 Xilinx $490 亿全股票交易，2022 年 2 月完成 — 全球半导体史上最大规模FPGA并购，AMD 由此构建 CPU+GPU+FPGA 全栈异构计算平台，与 NVIDIA / Intel 形成三足鼎立。 …

查看原文 →

… 2025-紫光同创 16nm 量产国产FPGA第二家进入 16nm 制程（首家是安路科技 22nm/12nm 流片）— 紫光同创 Titan 系列完成 16nm 工艺芯片流片验证后正式量产，国产 FPGA 与国际厂商技术代际差距从 5-6 代缩小至 2-3 代。 …

查看原文 →

… 5. 算力底座：边缘计算 + 云端训练上下游关系上游：核心逻辑芯片 — 工业视觉依赖 GPU /FPGA/ AI 芯片做图像推理上游：光通信光模块 — 凌云光起家于光通信，技术互通下游：智能驾驶 — 视觉感知技术互通 …

查看原文 →

… 单机价值跳升但整机厂仅获约 1% 价值分配，本质上是"组装苦生意"。是什么 AI 服务器 = 含 AI 加速芯片（GPU / ASIC /FPGA/ NPU）的服务器，与传统通用服务器（仅 CPU）的关键区别在于： · 核心算力来源是 GPU / ASIC：单台服务器装 8 颗（HGX 形态）或 72 颗（GB200 NVL72 机柜级）加速芯片 …

查看原文 →

… TPU、Amazon Trainium、Broadcom 与 Marvell 支持的定制芯片都在争夺同一批预算。五、跨层角色 AMD 不只是核心逻辑芯片厂商，其第二身份延伸到FPGA、芯片 IP，并通过云与智算平台部署进入基础设施层。 · FPGA — 作为第二身份子行业，对应数据中心与边缘场景的可编程器件业务。 …

查看原文 →

… Achronix 数据中心高端FPGA挑战者。Speedster7t 跑 Llama2 70B 推理，每 Token 成本 / 功耗均改善 200%，延迟 <5ms 碾压 NVIDIA GPU。 …

查看原文 →

… Efinix 硅谷FPGA初创公司。中文名易灵思。自研 Quantum 架构实现 4× 逻辑密度 + 50% 功耗，是过去 20 年少数从底层重新设计 FPGA 微架构的厂商。 …

查看原文 →

… Lattice Semiconductor 全球低功耗FPGA龙头。避开 AMD/Xilinx 和 Intel Altera 的高端混战，专攻 mW 级超低功耗细分，Nexus 平台 1mW 待机功耗为行业标杆。 …

查看原文 →

… 能与 NVIDIA 在数据中心 AI 加速器市场正面竞争的玩家。Lisa Su 主导的 ROCm 软件生态、MI 系列 GPU、收购 Xilinx（FPGA）、收购 ZT Systems（AI 服务器）构成完整 AI 战线。关联实体 · AMD · NVIDIA · Intel …

查看原文 →

… Microchip FPGA Microchip Technology 旗下FPGA业务（源自 2018 年 $83 亿收购 Microsemi，再追溯至 Actel）。PolarFire 是基于 SONOS 非易失性 Flash 工艺的中密度低功耗 FPGA，能效领先 SRAM-based 同档产品 50%。 …

查看原文 →

… POL（Point of Load，负载点电源） "在哪用电就在哪做电源"。一种分布式电源架构理念，把降压模块紧贴在 CPU/GPU/FPGA/DDR/SSD 等负载芯片旁，缩短供电回路、减少电压跌落、提高瞬态响应。定义 POL（Point of Load）指为某一颗具体负载芯片专门、就近配置一颗 DC-DC 转换器（vs 集中式供电）。 …

查看原文 →

… 中科亿海微 CETC 系军工FPGA厂商，专注抗辐射加固 FPGA（SEU/TID）。中国电子科技集团（CETC）背景，是国内军工 FPGA"第二梯队"中估值最具吸引力的标的，估值￥80-120 亿，被业内视为军工资产证券化候选。 …

查看原文 →

… 华为海思FPGA 传闻中的华为自研FPGA业务（未官方证实），定位 14nm 通信 FPGA 自用。在 Xilinx / Intel Altera 对华出口管制趋紧的背景下，华为通过海思半导体体系自研 FPGA 替代 5G 基站 / …

查看原文 →

… 超节点系统 384 颗 910 互联已部署 300+ 套海思鲲鹏 920 ARM CPU 数据中心持续华为海思FPGAFPGA国产 FPGA 量产盛腾交换芯片 ASIC 哈勃投资生态量产 Atlas 800 / 900 / 500 AI 服务器整机持续 …

查看原文 →

… 复旦微电中国军工FPGA龙头，国产高可靠 FPGA 第一名（市占率 70%+），1998 年成立、源自复旦大学微电子学院。Phoenixcore 异构架构 4-128 TOPS，Logos 系列抗辐射 100 krad，是国内唯一通过宇航级认证的 FPGA …

查看原文 →

… 还有 5 组反向引用未展示