国微思尔芯（S2C，未上市 · 科创板 IPO 已终止）

提供 FPGA 原型验证（FPGA Prototyping）解决方案，是数字芯片验证重要环节，广泛用于 SoC 早期验证 + 软件开发。

上市状态订正（2026-05-29，依据 T1 证监会行政处罚决定书）：思尔芯（S2C）未上市。其科创板 IPO 于 2021-08 申报，2022-07 撤回、上交所终止审核；2024 年被证监会认定欺诈发行（招股书 2020 年虚增营收 1536.72 万元、占当年 11.55%），罚款 ￥400 万，并被5 年内不受理其发行上市申请——为注册制以来首例发行人欺诈发行处罚案。来源 2-07（Tier B 内部研究）"创业板上市、市值 ~￥100 亿"系陈旧硬事实错误，已订正，旧叙述见文末折叠块。

业务概览

• 核心定位：国内 FPGA 原型验证头部企业，对标 Synopsys HAPS、Cadence Protium
• 应用场景：SoC 设计早期验证、硬件软件协同开发（HW/SW co-development）、复杂 IP 集成验证
• 价值链定位：第二层 2-07-EDA电子设计自动化 — 数字验证子领域
• 资本路径：未上市。科创板 IPO 已于 2022-07 终止（欺诈发行处罚 + 5 年禁止申报，见上）

关键数据

核心产品

• FPGA 原型验证硬件 + 软件平台 — 多片 FPGA 集群承载 SoC 设计，对标 Synopsys HAPS / Cadence Protium
• 大容量原型系统 — 用于复杂 AI 芯片 / 高端 SoC 的早期硅前验证
• EDA 软件配套 — 分区、互联、调试工具链

上下游关系

↑ up::FPGA 厂商（Xilinx / Intel / Lattice 等）— 原型平台底层硬件 ↑ up::EDA 软件工具链 ↓ down::AI 芯片 fabless（寒武纪 / 海光信息 等）— SoC 验证客户 ↓ down::汽车芯片 / 网络芯片 / 消费 SoC 设计公司 — 大型数字芯片设计普遍需求 ⚔ competitor::Synopsys HAPS — 国际原型验证主流方案 ⚔ competitor::Cadence Protium — 国际原型验证主流方案 ⚔ competitor::合见工软 — 国产数字验证拟 IPO 第二梯队 ∈ belongs_to::2-07-EDA电子设计自动化

战略要点

1. FPGA 原型验证是数字验证关键环节 — AI 芯片设计复杂度指数级提升，原型验证需求随之放大；思尔芯（S2C）在该细分国产头部
2. IPO 路径已封堵 5 年 — 科创板 IPO 因欺诈发行被终止 + 5 年内禁止申报（2022-07 起），短期内 A 股上市路径不通，资本化更可能走再融资 / 并购整合
3. 潜在被并购方向 — 在独立 IPO 受阻背景下，若 AI 芯片设计 + 数字验证整合需求加大，国产 EDA 龙头横向收购可能（参考 2025-03-华大九天收购芯和半导体 范式）

关键来源

• 2-07-EDA电子设计自动化 — 子行业深度报告（Tier B；其"创业板上市"表述经核实有误，已订正）
• 中国证券监督管理委员会行政处罚决定书（思尔芯欺诈发行案，2024）— T1 官方
• 上交所 2022-07-27 终止思尔芯科创板 IPO 审核公告 — T1 官方

已废弃叙述