LUT

Look-Up Table · 查找表 · 查找表单元

LUT（Look-Up Table）是 FPGA 中实现组合逻辑的核心硬件原语。它本质上是一块小型 SRAM：给定 n 个输入位作为地址，输出存储在该地址下的预先配置好的 1 bit 值。通过在 SRAM 中写入不同的真值表，同一个 LUT 可被"编程"为任意 n 输入逻辑函数（与、或、非、异或、加法器进位逻辑等）。

LUT（Look-Up Table，查找表）

FPGA 最基础的可编程逻辑单元 — 用一个小型 SRAM 真值表来实现任意 n 输入布尔函数，是 FPGA "可编程"特性的物理载体。

定义

主流 FPGA 已普遍采用 6 输入 LUT（LUT-6），可实现 2^6=64 行真值表对应的任意逻辑函数。AMD/Xilinx 的 Versal、Intel Altera 的 Agilex、以及国产安路科技 Phoenix 系列均使用 LUT-6 架构。LUT 与触发器（FF）一起构成 FPGA 的逻辑单元（LE / SLICE），再向上组合为可配置逻辑块（CLB）。

LUT 数量是衡量 FPGA 规模的核心指标 — 大型 FPGA 通常拥有 100 万-900 万 LUT，例如紫光国微 Titan 系列最大 200 万逻辑单元、Xilinx Versal Premium 系列超 900 万。

技术细节

存储介质：SRAM-based（主流）/ Flash-based（Microchip FPGA PolarFire 等抗辐射场景）
输入数：早期 4-LUT → 主流 6-LUT → 部分高端 7-LUT/8-LUT（通过 LUT 组合实现）
物理面积：单个 LUT-6 约 40-60 ns² @ 16nm
配置方式：上电时由比特流（bitstream）加载到 SRAM
细粒度替代架构：Efinix 易灵思的 Quantum 架构抛弃传统 LUT，采用细粒度可编程逻辑单元，相同工艺下逻辑密度提升 4 倍

主要玩家

AMD / Xilinx — UltraScale+/Versal 系列采用 CLB+LUT-6 架构
Intel Altera — Stratix/Agilex 系列采用 ALM（Adaptive Logic Module）+ LUT-6 架构
Lattice Semiconductor — Nexus 平台 LUT-4
安路科技 / 紫光国微 / 复旦微电 — 国产 FPGA 主流采用 LUT-4/LUT-6 混合
Efinix — 革新者，细粒度替代 LUT 架构

在 AI 产业链中的角色

LUT 是 FPGA 实现 AI 推理流水线的"原子积木"。Transformer / CNN 的矩阵乘法、激活函数、量化逻辑都最终映射到 LUT + DSP + BRAM 的组合上。LUT 数量决定 FPGA 能容纳的并行流水线深度，直接影响推理吞吐量。

近年趋势是在 LUT 阵列之外额外嵌入 AI 专用硬核，如 AI Tensor Blocks、AI Engine，把矩阵乘加从 LUT 阵列中"卸载"出来，让 LUT 专注于控制逻辑和接口适配 — 这也是"AI 原生 FPGA"区别于传统 FPGA 的关键技术分水岭。

LUT（Look-Up Table，查找表）

定义

技术细节

主要玩家

在 AI 产业链中的角色

相关概念

相关推荐