创成微电子（未上市）
国产 DDR PHY IP 提供商，28nm / 14nm 工艺 IP 打破 Synopsys 在中国市场的垄断。客户案例包括 兆易创新 / 中颖电子 / 复旦微电子等 A 股 fabless。在 2-08-芯片IP 摘要中位列未上市梯队，科创板 IPO ★★★（2027 拟上市，估值 ￥25-40 亿）、被收购吸引力 ★★★（据2-08）。
业务概览
- 核心定位：国产 DDR PHY IP 专家，接口 IP 国产化稀缺标的
- 核心工艺节点：28nm / 14nm，覆盖主流 fabless 制程需求
- 价值链定位：第二层 2-08-芯片IP — 接口 IP 子类（对标 Synopsys DesignWare DDR / Rambus）
- 客户矩阵：兆易创新 / 中颖电子 / 复旦微电子（A 股 MCU + 存储 fabless）
- 资本路径：未上市，2027 拟科创板 IPO，估值 ￥25-40 亿
关键数据
| 维度 | 数据 | 时间 / 来源 |
|---|---|---|
| 股票代码 | 未上市 | — |
| 拟 IPO 估值 | ￥25-40 亿 | 2027 |
| IPO 路径 | 科创板 | 2027 |
| 主力工艺 | 28nm / 14nm | — |
| 已知客户 | 兆易创新 / 中颖电子 / 复旦微电子 | 据2-08 |
| 被收购吸引力 | ★★★ | 据2-08 |
| 替代对象 | Synopsys DDR PHY | — |
核心产品
- DDR4 PHY IP — 28nm 主力产品
- LPDDR4/4X PHY IP — 移动 / 边缘 SoC
- DDR5 PHY IP — 14nm 节点研发中（追赶 Synopsys / Rambus）
- 配套 PLL / DLL IP — DDR PHY 必需的时钟模块
上下游关系
↑ up::EDA 工具链（Synopsys / Cadence） ↑ up::中芯国际 / 台积电 — IP 工艺移植 Foundry 配合 ↓ down::兆易创新 — MCU + 存储 fabless 客户 ↓ down::中颖电子 / 复旦微电子 — MCU / 安全芯片 fabless ↓ down::中国 AI 边缘 SoC 厂商（DDR 接口刚需） ⚔ competitor::Synopsys DesignWare DDR PHY — 国际龙头主对手 芯动科技 ⚔ competitor::Rambus — DDR/HBM PHY 国际专家 ⚔ competitor::Cadence DDR IP ⚔ competitor::新港海岸 — 高速接口 IP 国内同业 ∈ belongs_to::2-08-芯片IP
战略要点
- 打破 Synopsys 垄断的国产替代主线 — DDR PHY 长期被 Synopsys / Rambus 垄断，国产 IP 渗透是确定性方向
- 接口 IP 份额逆袭浪潮的本土受益方 — 全球接口 IP 占比 18% → 24.9%（据2-08）
- A 股客户矩阵是估值锚 — 兆易创新等 A 股客户的国产化诉求带来稳定订单
- 被收购吸引力 ★★★ — 潜在买方 兆易创新（客户向上整合）、澜起科技（DDR 内存接口生态扩张）
关键来源
- 2-08-芯片IP — 子行业深度报告