芯耀辉（X-Epic，未上市，拟科创板 IPO）
"IP + EDA"双轮驱动新锐 — 高速接口 IP（USB / PCIe / HDMI）+ 模拟 IP（PLL / ADC / DAC）+ EDA 集成验证工具。复制 Synopsys 早期 DesignWare IP → EDA 全流程的成功路径。2025 完成上海证监局 IPO 辅导备案，是 2-07-EDA电子设计自动化 摘要中高确定性 IPO ★★★★（据2-07）。
业务概览
- 核心定位："IP + EDA"双轮 — 国内唯一复刻 Synopsys DesignWare IP 成长路径的玩家
- IP 产品：高速接口 IP（USB、PCIe、HDMI）+ 模拟 IP（PLL、ADC、DAC）
- EDA 产品：IP 集成验证工具（与 IP 捆绑销售，提高客户切换成本）
- 商业模式：IP 与 EDA 捆绑销售 — 这是 Synopsys 早期最成功的商业策略
- 资本路径：2025 完成上海证监局 IPO 辅导备案，2026 Q3-Q4 拟科创板 IPO
- 创立时间：2020 年于上海
- 价值链定位：第二层 2-07-EDA电子设计自动化 + 2-08-芯片IP 跨子行业
关键数据
| 维度 | 数据 | 时间 / 来源 |
|---|---|---|
| 股票代码 | 未上市 | — |
| 成立时间 | 2020 | — |
| IPO 辅导备案 | 2025 上海证监局 | 据2-07 |
| IPO 时间窗 | 2026 Q3-Q4 | 据2-07 |
| IPO 估值预期 | ￥60-100 亿 | 据2-07 |
核心产品
- 高速接口 IP — USB 3.x / 4.0、PCIe 4.0 / 5.0 / 6.0、HDMI 2.x — 对标 Synopsys DesignWare IP 高速接口产品线
- 模拟 IP — PLL（锁相环）、ADC（模数转换器）、DAC（数模转换器）
- EDA 集成验证工具 — 与 IP 捆绑销售，客户用 IP 时必然同步用配套验证工具
- 国产替代价值 — 高速接口 IP 是国产 IC 设计公司"卡脖子"环节，Synopsys / Cadence 收紧后国产替代窗口打开
上下游关系
↑ up::中国半导体产业基金 / 风险投资 — 资本扶持 ↓ down::中国 IC 设计公司 — IP + EDA 捆绑客户 ↓ down::中国 AI 芯片设计公司 — 高速接口 IP 是 AI 芯片必需 ↓ down::中国汽车电子 / IoT 芯片厂商 ⚔ competitor::Synopsys — DesignWare IP 全球第一（45,000+ 硅验证 IP） 鸿芯微纳 ⚔ competitor::Cadence — IP 业务全球第二 ⚔ competitor::华大九天 / 概伦电子 / 合见工软 — 国产 EDA 同业（业务相对错位 — 芯耀辉以 IP 为锚切入 EDA） ∈ belongs_to::2-07-EDA电子设计自动化
战略要点
- 复刻 Synopsys DesignWare IP 成长路径 — IP + EDA 捆绑是历史验证过的最成功商业模式，客户粘性极高
- 高速接口 IP 是国产替代刚需 — 美国管制下，PCIe 5.0/6.0、USB 4.0 等高速 IP 是中国 IC 设计公司"卡脖子"环节
- 高确定性 IPO ★★★★ — 2026 Q3-Q4 科创板 IPO，估值预期 ￥60-100 亿（据2-07）
- 差异化定位 — 国产 EDA 新势力中唯一以 IP 为锚切入 EDA 的，与 华大九天（模拟设计）/ 概伦电子（仿真）/ 合见工软（数字验证）业务错位
增量补充（2026-05-29）
- 硬事实确认：成立 2020-06 于上海 ✓；创始人 曾克强（前 Synopsys 中国区副总裁）✓；总部上海 ✓——与本页一致，无订正。
- IPO 进度更新：2025-04 正式提交 A 股 IPO 辅导备案（辅导机构国泰君安），2025-12 公告 IPO 辅导完成，已满足资本市场进入的合规与治理要求。本页正文"2026 Q3-Q4 拟科创板 IPO / 估值 ￥60-100 亿"为 raw 2-07 一手预测，保留不动。股东含真格 / 红杉中国 / 高瓴 / 高榕 / 经纬 / 五源等。
关键来源
- 2-07-EDA电子设计自动化 — 子行业深度报告