SerDes

Serializer/Deserializer，串行器/解串器。芯片间高速信号收发的物理层电路。Chiplet 架构下单颗芯片可布置的 SerDes 数量，与其对接互联芯片的带宽一起，构成超节点延时与规模的硬件上限——是"超节点做不大"的第一性约束

第二层 · 芯片系统高速互联

SerDes

关键数据

<待补充，带年份 + 单位 + 来源>

上下游关系

所属高速互联

谁提到了它

5 处提及 · 按提及次数排序

芯启源2 处

…稀缺标的，估值天花板可达￥50-80 亿（参考 Arteris 美股市值路径）SerDesIP 头部玩家，据网络设备。SerDes IP 是 800G 光模块 / 1.6T 光模块 / Tomahawk 类高密度交换芯片"卡脖子"的核心 IP 之…

云脉芯联1 处

…对标 NVIDIA BlueField-3 / Broadcom / Intel IPU 上下游上游：台积电 / 中芯国际 — 代工上游：国产 IP — 高速SerDes/ DDR / PCIe 下游：云厂、AI 集群运营商、互联网企业下游：AI 训练 / 推理服务商竞品：中科驭数 / 云豹智能 /…

Tomahawk1 处

…Tomahawk 6 2026E 102.4 Tbps 64x1.6T 3nm 每代约 2-2.5 年翻倍，受SerDes速率制约（50G → 112G → 224G PAM4）。核心技术 · PAM4 SerDes：单 lane 50G → 112G → 224G…

两场平台变革同时发生：黄仁勋用六颗新芯片重定义 AI 工厂1 处

…VLink 6 交换机，就在这里。这个交换机，机架里有四个。每一颗交换芯片拥有历史上最快的SerDes。全世界刚刚做到 200 Gbps，…

SerDes

关键数据

上下游关系

相关来源

相关词条

谁提到了它