晶体管不动了，封装接棒摩尔定律
SemiAnalysis 拆 ECTC 2026 先进封装全景
当晶体管密度微缩放缓，先进封装成了性能提升的主战场。但 AI 加速器越做越大、互联越跑越快，封装本身正在同时撞上三堵墙：圆形 中介层（interposer）限死了封装尺寸和晶圆利用率、HBM4E 把 I/O 数量翻倍的同时还在提速、动辄数千瓦的封装正压垮传统散热。SemiAnalysis 在 ECTC 2026（封装业的顶级学术会议）现场，把 Intel、Marvell、台积电、三星、微软、Lightmatter 等最可能定义未来几年 AI 加速器封装的技术，逐一拆给你看——而且这些披露，与即将量产的产品高度对齐。
01
为什么封装成了新战场
三堵墙：封装尺寸、HBM4E 互联、多千瓦散热
过去五十年，芯片性能靠「把晶体管做得更小、更密」推进。如今这条路越来越慢——于是行业把重心转向先进封装：不再指望单颗芯片变强，而是用更精巧的方式，把多颗芯片（chiplet）和一大堆高带宽内存拼装到一起。可问题是，AI 加速器已经大到、快到、热到连封装都快撑不住了：
· 尺寸墙——台积电 CoWoS 用的圆形硅中介层受制于晶圆是圆的，封装做大就浪费晶圆边角，尺寸和良率都被卡死；
· 互联墙——HBM4E 把内存接口的针脚数翻倍、速率还往上冲，布线密度和信号完整性双双吃紧；
· 散热墙——单封装功耗奔着数千瓦去，传统「冷板 + 导热胶」的散热架构接近极限。
ECTC（电子元件与技术会议）是封装领域的顶级会议。SemiAnalysis 特别提醒：今年的披露与即将上市的商用产品贴得很近——换句话说，这不是学术界的空想，而是未来两三年 AI 芯片封装路线图的预演。一个耐人寻味的信号是各家的论文数量：
12 篇
Intel · ECTC 2026 论文数
全场企业发表最多，主打 EMIB-T 与低温混合键合
11 篇
三星 · 论文数
HBM 中介层、散热、堆叠内存全面铺开
3 篇
台积电 · 论文数
数量少，但直击微流冷却等最前沿命题
据 SemiAnalysis 对 ECTC 2026 各机构发表数量的统计。数量不等于领先——台积电在量产端的实际身位仍远在 Intel 之前，但 Intel 用论文密集展示了追赶的决心。
一句话看懂本文
ECTC 2026 的主线，就是各大厂如何绕过这三堵墙：Intel 用带硅通孔的桥（EMIB-T）替代圆形中介层、Marvell 把内存接口逻辑搬进 HBM 底座、台积电和微软把冷却液直接推进硅、Marvell 和 Lightmatter 把光学互联搬上封装。每一项都对应 AI 产业链上一条清晰的投资线索。
会 员 档 案 · 免 费 预 览 到 此
登录后继续阅读全文
免费注册即可阅读最新 3 篇深度报告全文；
会员一码解锁全部档案 + 产业链大课 + 白毛速报实时推送。
已是会员？登录后本页自动显示全文 · 返回报告目录