Vera Rubin：极致协同设计
NVIDIA 的竞争力，来自它是唯一一家在 AI 服务器系统全部主要硅含量上都拥有同类最佳（或接近最佳）产品的玩家：最强加速器、SOTA 级 scale-up 交换、最好的 NIC、最强以太网交换之一，外加大幅升级的专用 CPU。没有任何竞争对手拥有如此完整的一体化硅产品矩阵。本篇沿"6 大芯片 → 机柜与算力托盘重构 → 热/电/网络 → TCO 与 BoM"逐层拆解，理解为什么 VR NVL72 比 Grace Blackwell 更"协同"。
极致协同设计 · Rubin 平台 6 大芯片
点击切换逐一拆解：Rubin GPU / Vera CPU / NVLink 6 Switch / ConnectX-9 / BlueField-4 / Spectrum-6
Rubin GPU
3nm · 2 reticle die · 8× HBM4 加速器主芯片Rubin 是 Blackwell 的逻辑式进化：转入 3nm 工艺、把 I/O 拆成 chiplet，但保留"2 个 reticle 级 die + 8 堆 HBM4"的基本结构。35 PFLOPS dense FP4 是 GB200 的 3.5×，靠三件事达成：
- SM 数量从 160 增加到 224；
- SM 内 Tensor Core 宽度翻倍到 32768 个 FP4 MAC/时钟（仅对 FP4/FP8，BF16/TF32 不变）；
- 频率提升 25%，从 1.90GHz 到 2.38GHz。
由于 Tensor Core 宽度翻倍只作用于 FP4/FP8，FP16 整体性能只提升约 1.6×——这反映 NVIDIA 押注训练与推理负载持续向 FP8/FP4 迁移。
Rubin 用自适应压缩（adaptive compression）取代以往的 2:4 结构化稀疏：在数据流中动态计算稀疏度、剔除零值但不强制清零非零值，从而在保持精度的同时提速。负载越稀疏，越接近 50 PFLOPS 峰值（NVIDIA 据此把 50 PFLOPS 标为"FP4 推理"，35 PFLOPS 标为"FP4 训练"）。它对现有 Blackwell 模型自动生效，无需新编程模型——但不少 ML 系统工程师仍怀疑这 50 PFLOPS 是否只是营销数字。
HBM4 让每堆总线位宽翻倍、运行在 10.8 GT/s，合计 22TB/s（容量仍为 GB300 同款 288GB）。这比 GTC 2025 最初宣传的 13TB/s 大幅上修——为追平 AMD MI450 带宽，NVIDIA 要求 DRAM 厂提供远超 JEDEC HBM4 规范的引脚速度。NVLink-C2C chiplet 承载与 Vera 的连接、翻倍到 1.8TB/s；另一端更大的 NVLink 6 chiplet 含 36 条自研"400G" SerDes，对全部 72 个 Rubin GPU 提供 2× NVLink 带宽。封装上还新增双片散热盖 + 加强筋，表面电镀金以防液态金属 TIM2 腐蚀。
Vera CPU
3nm · 自研 Olympus 核 · SMT 主机 CPUCPU 端 NVIDIA 同样激进：Vera 性能翻倍于 Grace，转入 3nm reticle 级计算 die，并把内存控制器与 I/O 拆成 chiplet。核数从 72 增到 88（die 上印 91 核留冗余以提良率），标志 NVIDIA 自研 ARM 核回归——Olympus 核现支持 SMT，共 176 线程。
- 内存：总线位宽翻倍到 1024-bit、速度升到 9600MT/s（带宽 2.5×），最大容量三倍至 1.5TB，由 8 个 SOCAMM 模块提供（192GB / 128GB 两档，最大 1534GB、最小 1024GB）。
- 互连：到 Rubin 的 NVLink-C2C 翻倍到 1.8TB/s；新增支持 PCIe6 与 CXL3.1。
- 性能：整体 2× Grace，晶体管数 2.2× 增至 227 亿。
Vera 用 LPDDR5X 经 SOCAMM 插槽供给（不再像 Grace Bianca 板那样焊死），8 个 SOCAMM 插座置于 Vera 两侧——这正是"无线缆 + 模块化"托盘重构的一部分。
NVLink 6 Switch
28.8T · 单 die · 双向 SerDes Scale-Up 交换机柜级交换带宽翻倍，但NVLink Switch 芯片数也翻倍到 36 颗——每个 switch tray 装 4 颗。这意味着新的 NVLink 6 Switch 单芯片仍是 28.8T 带宽（与 NVLink5 相同），端口数减半，但靠"400G" 双向 SerDes 把速率翻倍。如此一来，高带宽交换设计得以保持为单片整体 die，降低设计复杂度。
布局延续前代：两侧 IO + 中央逻辑 crossbar + SHARP 网络内计算加速。借助双向信令，背板铜缆数量保持不变——这正是 NVLink 6 不让铜缆从 5000 翻到 10000 根的关键（详见网络章节）。
ConnectX-9
800G · 48-lane PCIe6 switch Scale-Out NICCX-9 相对 ConnectX-8 是迭代式升级：同样 800G 网络带宽、同样 48-lane PCIe6 switch 能力。但CX-9 现支持 800G 以太网（4×200G PAM4 SerDes），而 CX-8 只在 InfiniBand 上支持。对 Rubin 平台，NVIDIA 把每 GPU 的 NIC 数量翻倍以实现 2× scale-out 带宽——即每个 Rubin 配两个 800G CX-9 封装，组成"1.6T NIC"。
VR NVL72 中 Rubin 与 CX-9 的连接回退到 GB200 式：Rubin 没有足够 PCIe 带宽直连两个 CX-9，于是 Rubin 经 C2C 连 Vera，再由 Vera 通过 PCIe6 接 CX-9（GB300 曾让 GPU 经 "NIC direct" 直连 CX-8）。本地 NVMe 存储也搬到 Orchid 模块、由 CX-9 管理。
BlueField-4
大号 Grace die + CX-9 共封装 800G DPUBlueField-4 的设计与 BF-3 大不同：NVIDIA 不再做专门 tapeout，而是直接复用大号 Grace CPU die，与一颗 ConnectX-9 die 共封装，得到一颗算力强大的 800G DPU。128GB LPDDR5 以常规 Grace 一半的带宽喂给 Grace CPU（是 BF-3 内存容量的 4 倍）。它也能当存储控制器——每个 ICMS/CMX 系统装 4 颗 BF-4。
Jensen 在 CES 重点提到 ICMS（推理上下文记忆存储，传将更名 CMX）：一个专为 KV cache 设计的独立网络。随着长上下文推理把窗口推向百万 token、智能体并发激增，HBM/主机 DRAM/共享存储都不够用。NVIDIA 在本地 SSD（G3）与共享存储（G4）之间插入新的 G3.5 层，BF-4 就是这第三张网的硅锚点（终结 NVMe-oF/RDMA 流量、独立管理 KV 移动）。但 BF-4 很贵——多数超大规模客户会用自研 DPU 替换，只有 CoreWeave 等定制能力较弱的 Neocloud 才用。
Spectrum-6
CPO 以太交换 · 102.4T 大规模 Scale-Out 交换Spectrum-6 不在 Rubin NVL72 机柜内，但凭翻倍的 radix 支撑更大规模 scale-out 集群。它延续 Spectrum-5 架构：8 个 IO chiplet 环绕主交换 die，512×200G SerDes 实现 102.4T 交换带宽，封装上 32 个 3.2T 光引擎把电信号转光、各带可拆卸光纤连接器（CPO 共封装光学）。
SN6810 含一颗这样的芯片；SN6800 含四颗、复用成 409.6T 交换箱。也有非 CPO 版本 SN6600（带可插拔 OSFP 笼）——作者认为非 CPO 版会更常见。
免费注册即可阅读最新 3 篇深度报告全文；
会员一码解锁全部档案 + 产业链大课 + 白毛速报实时推送。
已是会员？登录后本页自动显示全文 · 返回报告目录